AMD Sempron








Commons-emblem-question book orange.svg

 Este artículo o sección necesita referencias que aparezcan en una publicación acreditada.
Este aviso fue puesto el 14 de octubre de 2010.


































Sempron

Sempron-3000.jpg
Sempron 3000+, Socket-A

Información
Fabricante

  • AMD
Fecha de lanzamiento
Desde julio de 2016
Datos técnicos

Frecuencia de reloj de CPU
1 — 2,9
Velocidad de FSB
166MHz — 200MHz
Conjunto de instrucciones
x86, AMD64
Núcleos


  • Thoroughbred B/Thorton

  • Barton

  • Paris

  • Palermo (Socket 754, 939)

  • Manila (Socket AM2)

  • Sargas (Socket AM3)








Se conecta a
Zócalo(s)

  • Socket A

  • Socket 754

  • Socket 939

  • Socket AM2

  • Socket AM3
[editar datos en Wikidata]

El Sempron es una categoría de microprocesador de bajo costo con arquitectura X86 fabricado por AMD. El AMD Sempron reemplaza al procesador Duron siendo su principal competidor el procesador Celeron de Intel. Las primeras versiones fueron lanzadas al mercado en agosto de 2004.


Las versiones iniciales de este procesador si estaban basadas en el núcleo Thoroughbred/Thorton del Athlon XP, con una caché de segundo nivel de 256 KiB y un bus de 333 MHz (FSB 166 MHz). Su índice de prestaciones relativas (PR) se situaba entre 2400+ y 2800+ dependiendo del modelo, aunque el índice no es calculado de la misma forma que para los Athlon XP, siendo los Sempron algo más lentos a mismo índice de prestaciones relativas.


Posteriormente el Sempron se basó en el núcleo Barton del Athlon XP. Esta versión tenía un índice de prestaciones relativas de 3000+ y poseía una caché de segundo nivel de 512 KiB.
Las versiones del Sempron basadas en el Athlon XP se puede emplear en placas base con zócalo de procesador Socket A.


En el transcurso de tiempo en que se agotaron las versiones basadas en los núcleos Barton y Thoroughbred/Thorton, estas fueron reemplazadas con una variante del núcleo del Athlon 64 llamada Paris, que no implementa el conjunto de instrucciones AMD64, pero sí el controlador de memoria, con una caché de segundo nivel de 256 KiB. Estas versiones del Sempron se puede emplear en placas base con zócalo de procesador Socket 754.


Desde hace algunos años todos los procesadores Sempron que se comercializan lo hacen con el conjunto de instrucciones AMD64 activado, basadas en el núcleo Palermo, que incorpora soporte parcial para instrucciones SSE3, y puede venir con una caché de segundo nivel de 128 o 256 KiB, dependiendo de sus prestaciones relativas, que tienen tope en el modelo 3800+ dentro del nuevo zócalo AM2.




Índice






  • 1 Modelos para Socket A (Socket 462)


    • 1.1 Thoroughbred B/Thorton (130 nm)


    • 1.2 Barton (130 nm)




  • 2 Modelos para Socket 754


    • 2.1 Paris (130 nm SOI)


    • 2.2 Palermo (90 nm SOI)




  • 3 Modelos para Socket 939


    • 3.1 Palermo (90 nm SOI)




  • 4 Modelos para Socket AM2


    • 4.1 Manila (90 nm SOI)


    • 4.2 Sparta (65 nm SOI)




  • 5 Modelos para Socket AM3


    • 5.1 Sargas (45 nm SOI)




  • 6 Modelos para Socket S1 (638, reemplazo de Socket 754 para laptops)


    • 6.1 Keene (90 nm SOI)


    • 6.2 Sable (65 nm SOI)




  • 7 Modelos para ASB1 package (BGA)


    • 7.1 Huron (65 nm SOI)







Modelos para Socket A (Socket 462)



Thoroughbred B/Thorton (130 nm)




  • caché L1: 128 KiB (64 KiB para datos y los otros 64 KiB para instrucciones)

  • Caché L2: 256 KiB fullspeed (es decir, a la misma velocidad del propio núcleo)


  • MMX, 3DNow!, SSE


  • Socket A (EV6)

  • Velocidad del FSB: 166 MHz (FSB 333 DDR).


  • Voltaje en el núcleo (Vcore): 1,6 V

  • Lanzamiento: 28 de julio de 2004

  • Velocidad del reloj: 1,5-2 GHz (2200+ a 2800+)



Barton (130 nm)



  • Caché L1: 64 + 64 KiB (Datos e instrucciones)

  • Caché L2: 512 KiB, velocidad total


  • MMX, 3DNow!, SSE


  • Socket A (EV6)

  • Velocidad del FSB: 166 MHz – 200 MHz (FSB 333 – 400)


  • VCore: 1,6–1,65 V

  • Lanzamiento: 17 de septiembre de 2004

  • Velocidad del reloj: 2-2,2 GHz (Sempron 3000+, Sempron 3300+)



Modelos para Socket 754



Paris (130 nm SOI)



  • Caché L1: 64 + 64 KiB (Datos e instrucciones)

  • Caché L2: 256 KiB


  • MMX, 3DNow!, SSE, SSE2


  • Enhanced Virus Protection (NX bit)

  • Controlador de memoria SDRAM DDR integrado de 72 bits de canal simple (64 bits más 8 adicionales con capacidad de control y corrección del tipo ECC)

  • Zócalo Socket 754, 800 MHz HyperTransport


  • VCore: 1,4 V

  • Anunciado: 28 de julio de 2004

  • Velocidad del reloj: 1,8 GHz (3100+)


  • Stepping: CG (Part No.: *AX)



Palermo (90 nm SOI)




  • Caché L1: 64 + 64 KiB (Datos e instrucciones)

  • Caché L2: 128/256 KiB, máxima velocidad

  • Caché L2 de 128 KiB (Sempron 2600+, 3000+ y 3300+)

  • Caché L2 de 256 KiB (Sempron 2500+, 2800+, 3100+ y 3400+)


  • MMX, 3DNow!, SSE, SSE2

  • Soporte SSE3 sobre steppings E3 y E6

  • Registros y extensiones de 64 bits (AMD64) en el stepping E6

  • Cool'n'Quiet (Sempron 3000+ y superiores)


  • Enhanced Virus Protection (NX bit)

  • Controlador de memoria DDR integrado de 72 bits con control de paridad mediante la técnica ECC)

  • Zócalo Socket 754, 800 MHz HyperTransport


  • VCore: 1,4 V

  • Anunciado: Febrero de 2005

  • Velocidad de reloj: 1,4-2 GHz


  • Steppings: D0 (Part No.: *BA), E3 (Part number: *BO), E6 (Part No.: *BX)



Modelos para Socket 939



Palermo (90 nm SOI)




  • Caché L1: 64 + 64 KiB (Datos e instrucciones)

  • Caché L2: 128/256 KiB, máxima velocidad

  • Caché L2 de 128 KiB (Sempron 3000+ y 3400+)

  • Caché L2 de 256 KiB (Sempron 3200+ y 3500+)


  • MMX, 3DNow!, SSE, SSE2, SSE3, AMD64 (Sólo en el stepping), Cool'n'Quiet, bit NX

  • Controlador de memoria DDR integrado de 144 bits (128 bits para datos y los otros 16 para ECC)


  • Socket 939, 800 MHz HyperTransport


  • VCore: 1,35/1,4 V

  • Lanzamiento: Octubre de 2005

  • Velocidad de reloj: 1,8-2 GHz


  • Steppings: E3 (Part No.: *BP), E6 (Part No.: *BW)



Modelos para Socket AM2



Manila (90 nm SOI)




  • Caché L1: 64 + 64 KiB (Datos e instrucciones)

  • Caché L2: 128/256 KiB, máxima velocidad

    • Caché L2 de 128 KiB (Sempron 2800+, 3200+ y 3500+)

    • Caché L2 de 256 KiB (Sempron 3000+, 3400+, 3600+ y 3800+)




  • MMX, Extended 3DNow!, SSE, SSE2, SSE3, AMD64, Cool'n'Quiet, bit NX

  • Controlador de memoria DDRSDRAM de 128 bits integrado

  • Controlador de memoria DDR2 integrado de 128 bits (Doble canal)


  • Socket AM2, 800 MHz HyperTransport

  • VCore: 1,25/1,35/1,40 V (1,20/1,25 V para Eficientes SFF version)

  • Lanzamiento: 23 de mayo de 2006

  • Velocidad de reloj: 1,6-2,2 GHz


  • Stepping: F2 (Part No.: *CN, *CW)



Sparta (65 nm SOI)



  • Caché L1: 64 + 64 KiB (Datos + instrucciones)

  • Caché L2: 256/512 KiB, máxima velocidad

  • Caché L2 de 256 KiB (Sempron LE-1100, LE-1150)

  • Caché L2 de 512 KiB (Sempron LE-1200, LE-1250, LE-1300)


  • MMX, Extended 3DNow!, SSE, SSE2, SSE3, AMD64, Cool'n'Quiet, bit NX

  • Controlador de memoria DDR2 integrado de 128 bits (Doble canal)


  • Socket AM2, 800 MHz HyperTransport


  • VCore: 1,20/1,40 V

  • Lanzamiento: 20 de agosto de 2007

  • Velocidad del reloj: 1,9-2,3 GHz


  • Stepping: G1 (Part No.: *DE), G2 (Part No.: *DP)



Modelos para Socket AM3



Sargas (45 nm SOI)



  • Velocidad del núcleo: 2,6 GHz-3.5 GHz

  • Temperatura máxima (C): 65


  • Vataje: 45 W

  • Caché L1 (KiB): 128

  • Caché L2 (KiB): 1.024


  • Arquitectura de CPU: 1 CPU - 1 núcleo - 1 hebra


  • MMX(+), 3DNow! (+), SSE, SSE2 SSE3, SSE4A, x86-64, AMD-V, Cool'n'Quiet, bit NX

  • CPUID: F.6,2 / Extended : 10,6

  • Núcleo: (45 nm) / Stepping : BL-C2



Modelos para Socket S1 (638, reemplazo de Socket 754 para laptops)



Keene (90 nm SOI)




  • Caché L1: 64 + 64 KiB (Datos + instrucciones)

  • Caché L2: 256 ó 512 KiB, máxima velocidad

    • Caché L2 de 256 KiB (Sempron 2100+ y 3400+)

    • Caché L2 de 512 KiB (Sempron 3200+, 3500+ y 3600+)




  • MMX, Extended 3DNow!, SSE, SSE2, SSE3, AMD64, Cool'n'Quiet, bit NX

  • Controlador de memoria de 128 bits (de doble canal) DDR2 integrado


  • Socket S1, 800 MHz HyperTransport


  • VCore: 0,95-1,25 V

  • Lanzamiento: 17 de mayo de 2006

  • Velocidad del reloj: 1-2 GHz


  • Stepping: F2 (Part No.: *CM)



Sable (65 nm SOI)




  • Caché L1: 64 + 64 KiB (Datos + instrucciones)

  • Caché L2: 512 KiB, máxima velocidad


  • MMX, Extended 3DNow!, SSE, SSE2, SSE3, AMD64, Cool'n'Quiet, bit NX

  • Controlador de memoria de 128 bits (de doble canal) DDR2 integrado


  • Socket S1, 1.600 MHz HyperTransport


  • VCore: 0,950-1,25 V

  • Lanzamiento: 8 de enero de 2009

  • Velocidad del reloj: 2-2,1 GHz



Modelos para ASB1 package (BGA)



Huron (65 nm SOI)




  • Caché L1: 64 + 64 KiB (Datos e instrucciones)

  • Caché L2: 256 KiB, máxima velocidad


  • MMX, Extended 3DNow!, SSE, SSE2, SSE3, AMD64, Cool'n'Quiet, bit NX

  • Controlador de memoria de 128 bits (de doble canal) DDR2 integrado

  • Empaque ASB1, 800 MHz HyperTransport

  • VCore: ?

  • Lanzamiento: 8 de enero de 2009

  • Velocidad del reloj: De 1 a 1,5 GHz
    • Caché L2 de 256 KiB



  • TDP:

    • Sempron 200U: 8 W

    • Sempron 210U: 15 W




  • Stepping: ? (Part No.: *DV)




-

Popular posts from this blog

冬

Image
季節による積雪の変化 冬 （ふゆ）は、四季の一つであり、一年の中で最も寒い期間・季節を指す。二十四節気や旧暦のように、一年中で最も太陽の高度が低く夜が長い期間を指すこともある。 北半球では冬至後の1月-2月頃に気温が低いことが多く、南半球では夏至後の7月‐8月頃にあたる。 日本の気象庁では一日の日最低気温が0℃以下の日を 冬日 （ふゆび）、また、日最高気温が0℃以下の日を 真冬日 （まふゆび）と呼んでいる。このような日は1月を中心に前後の毎年12月から翌年3月頃にかけて発生するから（ただし、年や地域によっては、11月・4月でも生じる場合もある）、この時期のあたりが冬の範囲に入る。 冬が特別・特有とされる物（特に収穫物）に付いては旬#冬を参照。 目次 1 定義 2 気候 3 生物 3.1 植物 3.2 動物 4 冬の行事 5 天文・自然 6 比喩的な用法 7 冬を題材にした作品 7.1 文学 7.2 音楽 7.2.1 クラシック 7.2.2 童謡 7.2.3 ポピュラー系 8 関連項目 定義 地球と太陽の光の模式図。この図では北半球が冬となる。 北半球が冬のときは南半球は太陽高度が高くなるため夏となり、南半球が冬のときは同様に北半球は夏となる。 社会通念・気象学では1月・2月・12月。たとえば「暖冬」「厳冬」などはこの3か月の平均気温で判断する。 寒候年・1年間の間で1月、2月、12月とすると1シーズンとしての冬を評価できない。そのため1月、2月を含む年をそのシーズンで括る。たとえば、「2009年の冬」といった場合、2008年の12月、2009年の1月、2月である。また、「2008/2009年冬」という書き方をする。初雪・終雪の日など11月以前、3月以降になることのあるようなものもこの定義による。 二十四節気に基づく節切りでは立冬から立春の前日まで。 旧暦による月切りでは十月・十一月・十二月。上に近いが、最大半月ずれる。 年度では1月・2月・3月。英語ではこの3か月をwinter quarterと呼ぶ。 天文学上は冬至から春分まで。ここでの「冬至」「春...
Read more

浄心駅

Image
浄心駅 浄心駅5番出口（2010年3月） じょうしん Joshin ◄ T03 庄内通 (1.4km) (0.8km) 浅間町 T05 ► 所在地 名古屋市西区城西四丁目3208 愛知県の地図を表示 名古屋市の地図を表示 北緯35度11分32秒 東経136度53分27秒 駅番号 ○ T04 所属事業者 名古屋市交通局 （名古屋市営地下鉄） 所属路線 鶴舞線 [1] キロ程 4.1km（上小田井起点） 駅構造 地下駅 ホーム 2面2線 乗車人員 -統計年度- 7,116人/日（降車客含まず） -2017年- 開業年月日 1981年（昭和56年）11月27日 [1] テンプレートを表示 浄心駅 （じょうしんえき）は、愛知県名古屋市西区城西4丁目にある、名古屋市営地下鉄鶴舞線の駅である。駅番号は T04 。 運行上の拠点であり乗務員の交代が当駅で行われる他、上り最終電車のみ当駅止まりとなる（翌朝当駅から上小田井駅へ回送し、上小田井駅発の列車となる）。かつては日中にも当駅起終点の列車が1往復設定されていた。 目次 1 歴史 2 駅構造 2.1 のりば 3 駅周辺 4 バス路線 5 隣の駅 6 脚注 7 関連項目 8 外部リンク 歴史 1981年（昭和56年）11月27日 - 当駅 - 伏見間の延伸に際し開業 [1] 。 1984年（昭和59年）9月6日 - 庄内緑地公園 - 当駅間の開業に伴い途中駅となる [1] 。 駅構造 浄心駅ホーム 相対式ホーム2面2線を有する地下駅。1番ホームには東改札口、2番ホームには西改札口がそれぞれあり、両ホームは線路の下を通る連絡通路でつながっている。改札外では東西それぞれのコンコースをつなぐ通路は無く、分断されている。 1番又は2番出入り口から入り階段を降りると1番ホーム（赤池・豊田市方面）にしか行けず、4～6番出入り口から入り階段を降りると2番ホーム（上小田井・犬山方面）にしか行くことができない。 よって、例えば2番ホームで降りて...
Read more

カンタス航空

Image
カンタス航空 Qantas Airways IATA QF [1] ICAO QFA コールサイン Qantas 法人番号 1700150004605 設立 1920年 ハブ空港 キングスフォード・スミス国際空港 メルボルン空港 焦点空港 香港国際空港 シンガポール・チャンギ国際空港 パース空港 ブリスベン空港 アデレード空港 マイレージサービス Frequent Flyer 会員ラウンジ Qantas Club 航空連合 ワンワールド 保有機材数 213機 (147機発注中) 就航地 144都市 (39カ国) 親会社 Qantas Airways Limited 本拠地 オーストラリア ニューサウスウェールズ州シドニー 代表者 Alan Joyce (CEO) Leigh Clifford (会長) 外部リンク qantas.com テンプレートを表示 カンタス航空本社 (Qantas Building A) カンタス航空 （カンタスこうくう、英語: Qantas Airways Limited ）は、オーストラリアおよび南半球最大手の航空会社。 オーストラリアでのQantasの発音は、 Quantas ( [ˈkwɒntəs] [2] [3] [4] 、 クウォンタス ) のように発音される。 目次 1 概要 2 歴史 2.1 設立 2.2 第二次世界大戦 2.3 第二次世界大戦後 2.4 拡大 2.5 現在 3 就航都市 4 保有機材 4.1 特別塗装機 5 マイレージサービス 6 機内サービス 6.1 広報活動 6.2 新ユニフォーム 7 事故及び故障 8 「オーストラリア・アジア航空」 9 補足 10 関連項目 11 脚注 12 外部リンク 概要 カンタス航空はオーストラリアのナショナルフラッグの航空会社であり、その機材数、国際便と国内便の就航都市数...
Read more